課程代號:2322070013  

FPGA 與 Verilog 之基礎與FPGA自走車實作

 帶領學員們學習Verilog之基礎知識  指導學員們熟悉正確之Verilog撰寫觀念及技巧  說明FPGA以及硬體設計流程:從架構發想到實體設計  指導學員們熟悉將Verilog實作至FPGA之流程  帶領學員們進行Verilog與FPGA之各項實作訓練,最終完成FPGA自走小車之實作  提升學員之數位邏輯的思維、並行設計的理念、資源的合理利用、及系統與模組設計能力

課程型態/
實體課程
上課地址/
新竹市恆毅電腦教室
時  數/
18 小時
起迄日期/
2022/11/14 ~ 2022/11/28
聯絡資訊/
洪郁茹   03-5732154
活動取消
課程公告

n  課程簡介

  FPGA是一種可編程的數位邏輯晶片,屬於ASIC領域中一種半定製電路,FPGA的發展不但解決了定製電路不足,並且能夠克服可編程器電路數有限的問題,再加上FPGA自身具有的設計周期短、開發成本低和設計靈活等特點,使得FPGA的開發越來越流行,為進入IC設計必經學習之路

      本課程帶領學員理解Verilog的實作方法,以及廣泛利用實例引領學員利用FPGA來實作Verilog程式。本課程將會從Verilog程式語言之基礎開始,引領學員熟悉Verilog的各種語法,包含Combinational CircuitsSequential CircuitsFinite State Machine、以及進階的Verilog語言之編寫方式,帶領學員使用正確的觀念,來撰寫Verilog程式,並將程式實作於Xilinx FPGA開發板上。本課程重視基礎與實作之結合,在課程中除了引領學員們理解硬體程式設計之流程概念外,各個課題亦包含FPGA之實作訓練。在課程的最後,將帶領學員們使用FPGA結合自走車,利用紅外線和超音波等感測裝置,進行FPGA小車於賽道上之循跡及避障任務。

 

 

n  課程目標

Ø  帶領學員們學習Verilog之基礎知識

Ø  指導學員們熟悉正確之Verilog撰寫觀念及技巧

Ø  說明FPGA以及硬體設計流程:從架構發想到實體設計

Ø  指導學員們熟悉將Verilog實作至FPGA之流程

Ø  帶領學員們進行VerilogFPGA之各項實作訓練,最終完成FPGA自走小車之實作

Ø  提升學員之數位邏輯的思維、並行設計的理念、資源的合理利用、及系統與模組設計能力

 

n  課程特色

Ø  徹底掌握,除了強調Verilog之語法撰寫,亦將說明各種不同語法於實際合成電路時之差異

Ø  手把手實戰,本課程包含各項FPGA之實作訓練。

Ø  學員手把手實作FPGA自走小車,有機會將作品實際驗證於循跡及避障任務上。

 

n  適合對象

n  有意從事PLDCPLDFPGAIC相關研發工作者。

n  資訊、資工、資管、電子、電機等相關科系畢業生。

n  熟悉邏輯設計及計算機架構者佳。

 

n  先備知識

n  具備基本之邏輯設計觀念 (例如理解ANDORINV之差異)

n  具備基本之程式設計觀念

n  具備基本之Windows系統使用,以及瀏覽器使用之觀念

 

FPGA 教具:  DIGILENT Basys 3 Artix-7 FPGA Development Board

參考資料: https://www.xilinx.com/products/boards-and-kits/1-54wqge.html

自走車基礎移動平台

包括:

3路循線模組 x1

超音波模組 x1

馬達驅動模組 x1

9V九伏快充鋰電池 x1

n 課程大綱

 

第一天

時間

課程單元

課程大綱

講師

9:00

~

12:00

Ÿ  Introduction

Ÿ  Vivado之安裝

Ÿ  Lab practice

講述Verilog硬體設計之基本概念。

李濬屹

13:00

~

16:00

Ÿ  Gate level Verilog

Ÿ  Combinational circuits

Ÿ  Lab practice

 講述如何運用Gate Level Verilog來撰寫電路,以及講述Combinational Circuit的基本原理。

李濬屹

 

 

 











第二天

時間

課程單元

課程大綱

講師

9:00

~

12:00

Ÿ  Sequential circuits

Ÿ  Lab practice

講述Sequential Circuits之撰寫概念,以及正確之撰寫方法。

李濬屹

13:00

~

16:00

Ÿ  Finite state machine

Ÿ  Lab practice

 講述Finite State Machine之基本觀念,以及如何使用Finite State Machine來撰寫Sequential Circuits

李濬屹

 











第三天

時間

課程單元

課程大綱

講師

9:00

~

12:00

Ÿ  Verilog coding styles

Ÿ  Hardware design flow

講述Verilog coding常見之謬誤,以及解釋電腦自動化設計於硬體設計流程之重要性。

李濬屹

13:00

~

16:00

Ÿ  FPGA autonomous car implementation

 帶領學員進行FPGA自走小車之實作

李濬屹

 











  ★主辦單位保留調整課程內容、行程與講師之權利



n 講師簡介

李濬屹博士

 

【學歷】

Ÿ   美國普林斯頓大學電機工程博士

Ÿ   國立台灣大學電子工程學研究所碩士

Ÿ   國立台灣大學電機工程學系學士

 

【經歷】

Ÿ   國立清華大學資訊工程學系副教授 (2019~now)

Ÿ   國立清華大學資訊工程學系助理教授 (2015~2019)

Ÿ   矽谷美商甲骨文 (Oracle Corporation) 資深硬體設計工程師 (2012~2015)

 

【專業領域】:

Ÿ   智慧型機器人

Ÿ   深度增強式學習

Ÿ   電腦視覺

Ÿ   平行程式與系統設計

Ÿ   多核心處理器系統設計

 

 

n  主辦單位:財團法人工業技術研究院

n  舉辦地點:新竹市恆毅電腦教室 (新竹市東區光復路二段2953樓之2)

實際上課地點,請依上課通知為準!

n  舉辦日期: 2022/11/14、11/21、11/2809:00~16:00,共3 天週一,共計18小時

n  報名截止日期:2022/10/31 (兩周

 n  課程費用:(含稅、教具FPGA自走車之租用維修、講義、午餐)

一般生:每人16,000元,早鳥價( 二週前):每人$15,000元;

團報(同公司2人含以上)優惠價: 每人$15,000元,早鳥團報價(二週前):每人$14,000元。

若自有設備: 酌減教具租借費用: $2,000元,請於報名之備註欄註明,將於後台更改。(請務必先確認自備教具是正確的)


n  課程洽詢: 黃小姐03-5732034 email itri535579@itri.org.tw

n  注意事項:

1.   為確保您的上課權益,報名後若未收到任何回覆,敬請來電洽詢方完成報名。

2.   因課前教材、講義及餐點之準備及需為您進行退款相關事宜,若您不克前來,請於開課三天前告知,以利行政作業進行並共同愛護資源,若無法於課程三天前告知,則不予退費。

3.   若原報名者因故不克參加,但欲更換他人參加,敬請於開課前二日通知。

4.   教具FPGA自走車係為租用,若需持有,請告知以學員另行向供應商直接購買