工研院產業學習網

IC設計越趨複雜，Physical Design如何突破？

因應AI、高效能運算與先進製程持續推升晶片設計複雜度，單一晶片內可整合數十億甚至上百億個電晶體，因此實體設計也面臨更高的最佳化與自動化挑戰！

你是否曾遇到以下難題：

📍熟悉EDA工具操作，但遇到設計問題卻不知道如何改善？

📍實體設計的結果反覆調整，耗費大量時間與人力？

📍類比IC Layout高度依賴經驗值，自動化導入不易？

📍面對矽光子、光路由器等新興技術崛起，但卻缺乏實體設計的概念 。

       本課程主要介紹平面規劃、元件擺置、繞線等階段的核心重點，以利學員掌握主流設計方法及其背後的最佳化思維；後續更帶到目前業界重視的兩大議題：(一)類比電路自動佈局合成 (二)矽光子與光路由器之實體設計，讓學員瞭解先進與跨領域電路設計現今所面臨的新挑戰，有助銜接後續研發及產業實務應用。

(一)架構IC實體設計基礎｜從EDA設計流程與演算法邏輯出發

真正的實體設計能力，不只是「會用EDA工具」，更需要理解背後的流程、演算法與設計邏輯！唯有熟悉平面規劃、元件擺置、繞線等重要階段，才能理解不同設計決策如何影響最終結果。

(二)類比Layout如何走向自動化｜解析自動化佈局設計

針對類比電路設計的特殊需求，課程會深入介紹「類比電路之自動化佈局合成」，讓學員學會自動化Layout背後的演算法與設計邏輯，降低反覆試誤與人工調整。

(三)前瞻技術搶先學｜深入矽光子與光路由器實體設計

不只學IC實體設計，更進一步帶到矽光子與光路由器實體設計，掌握高速運算與光互連技術發展下的新興設計趨勢。

• 電機、電子理工科系畢業、具備演算法或資料結構基礎背景為佳

• 適合IC/SoC實體設計、EDA演算法開發、類比佈局自動化、矽光子與光通訊晶片研發等工程師、技術主管與研究人員修習

• 欲深化實體設計核心能力之半導體產業從業人員

   

 歡迎企業包班上課並申請補助~請來電洽詢課程承辦人 謝小姐 03-5913417

方講師

學歷：國立臺灣大學 電子工程博士

專長：超大型積體電路設計、演算法設計與分析、電子設計自動化軟體開發與實作

重要成就：

• 首創使用標準元件「接腳圖案」預測電路設計問題，以機器學習提高預測準確率並進行電路最佳化。

• 112年獲頒中央研究院「年輕學者研究成果獎」、109年榮獲吳大猷紀念獎、科技部(現國科會)愛因斯坦培植計畫等。

   

【本課程已通過產發署智慧電子學院補助】

計畫名稱：115年度半導體國際連結創新賦能計畫

主辦單位：財團法人資訊工業策進會 / 執行單位：財團法人工業技術研究院

補助對象：以半導體產業在職人員為主，包括IC設計/製造/封裝/測試領域之任職人員。

<註1>請查詢104人力銀行的「產業類別」來判定任職公司是否符合。

<註2>若任職公司為半導體供應鏈產業，但有從事半導體相關營業項目或產品，亦可報名參訓(需繳交【學員認列資格說明書】)。

(若經資格審核後，學員不符合上述條件，需全額自費參訓)

招生人數：本班以招收20人為限，依報名及繳費完成之順序額滿為止(預計10人開班)

培訓日期：115/10/7(三)、10/14(三)，09:30-16:30，共計12小時。

培訓地點：工研院中興院區21館/新竹縣竹東鎮中興路四段195號(實際教室以上課通知為主)

收費標準：

報名方式：

◎線上報名：請學員前往工研院「產業學習網」報名課程

◎信箱報名：將報名資訊填完並寄至 VHsieh@itri.org.tw 謝小姐

◎課程諮詢：有任何課程或報名上的問題，請洽服務專線 03-5913417 謝小姐 或 03-5912657 沈小姐

• 為確保上課權益，報名後或開課前未收到任何通知信件，請學員務必來電詢問是否完成報名。我們會在開課前幾天發送上課通知，敬請學員留意信件與簡訊。

• 因教材、講義製作及餐點等皆需提前準備，若您不克前來，請於開課前三日告知，以利行政作業進行並愛護資源。

• 若原報名者因故不克參加，但欲更換他人參加，敬請於開課前二日通知。

• 學員於開訓前退訓者，將依其申請退還所繳上課費用的90％；若上課當天臨時取消則不退費。在培訓期間因個人因素無法繼續參與課程，若上課未逾總時數1/3，將退還所繳交上課費用的50％，上課已逾總時數1/3，則不予退費。

• 為保障講師智慧財產權，學員上課期間不得進行錄音、錄影及拍照。

• 因應性別主流化國際趨勢，打造友善職場之發展，歡迎女性學員踴躍報名。

• 如遇天災或不可抗力特殊原因導致無法開課時，主辦單位有權決定取消、終止、修改或延後。