~晶圓廠實戰 × IC 設計視野,掌握參數優化與良率關鍵~
隨著半導體製程持續朝向高密度與高精度發展,黃光製程已直接牽動臨界尺寸(CD)、疊對精度(Overlay)與最終良率表現。然而,教科書上的光學理論無法解決量產環境的複雜變因;而在晶圓廠內埋頭苦幹,往往也無法理解前端設計規範(Design Rule)背後真正的設計考量。
本課程為期兩天共 12 小時,是一場為高階製程人才量身打造的跨界實戰訓練:
【製程與整合實戰】 由具備15年晶圓廠第一線實戰經驗的資深專家授課。帶您深入解析成像物理、曝光參數最佳化與先進圖形化(Patterning)技術(包含光學臨近效應修正 OPC、極紫外光 EUV)。並將視角拉高,探討前段化學機械平坦化(CMP)地形、薄膜疊層(Film Stack)與後段蝕刻微負載效應(Microloading)對黃光製程的交互影響,導入車用規格級 3-Leg 5-Why 系統化分析手法,助您精準解決關鍵績效指標(KPI)與良率異常。
【晶片開發全局觀】 課程特別邀請具備多年頂尖積體電路(IC)設計大廠經驗的資深演算法工程師,進行3小時的「晶片開發流程」深度剖析。協助製程工程師跳脫無塵室思維,從晶片設計者的角度看見光罩圖形背後的產品邏輯,真正做到「知其然,更知其所以然」。
這門課將協助您從「看懂現象」的單站操作者,蛻變為具備「跨模組整合力」與「晶片設計宏觀視野」的製程解決方案專家。