機與物聯網時代來臨，以封裝方式整合，以達縮小體積與降低耗電以符合終端產品需求，目前半導體龍頭-台積電之晶片發展至3奈米量產，晶片成本不斷上升，AI與高速運處晶片功能不斷增加導致晶片需求面積愈來愈大，先進封測技術已成為降低晶片成本不可或缺的重要利器！
近年來，半導體晶片趨向輕薄、高密度分佈、高效能、多功能、耐久度高等方向發展，故其晶片封裝技術除了傳統封裝等結構外，許多封裝結構朝輕、薄、高功率、高效能等目標而推陳出新。隨著技術的提升與需求，具高性能、高密度與高I/O數的晶片尺寸封裝、覆晶構裝技術，晶圓級封裝、三維晶片封裝，以及扇出型封裝結構相繼孕育而生。然而，由於封裝體亦趨微小化，但內部電子元件需滿足高密度需求，其結構即衍生許多可靠度問題尚須解決。
本課程將講授電子封裝技術其各式結構設計與應用之演進，協助學員快速了解目前產業在相關技術之應用實務情況。同時，針對電子封裝之長時數可靠度疲勞壽命估算與失效機制分析進行完整介紹，期以方便學員快速學習重要實務，有效掌握目前先進電子封裝技術之發展趨勢與現況資訊。在製程方面將講授三維封裝及扇出型封裝之重要製程步驟及案例，並簡介光電封裝之相關應用，使學員對實際封裝製程及應用能有進一步了解。
