課程介紹
機與物聯網時代來臨，以封裝方式整合，以達縮小體積與降低耗電以符合終端產品需求，目前半導體龍頭-台積電之晶片發展至3奈米量產，晶片成本不斷上升，AI與高速運處晶片功能不斷增加導致晶片需求面積愈來愈大，先進封測技術已成為降低晶片成本不可或缺的重要利器！
近年來，半導體晶片趨向輕薄、高密度分佈、高效能、多功能、耐久度高等方向發展，故其晶片封裝技術除了傳統封裝等結構外，許多封裝結構朝輕、薄、高功率、高效能等目標而推陳出新。隨著技術的提升與需求，具高性能、高密度與高I/O數的晶片尺寸封裝、覆晶構裝技術，晶圓級封裝、三維晶片封裝，以及扇出型封裝結構相繼孕育而生。然而，由於封裝體亦趨微小化，但內部電子元件需滿足高密度需求，其結構即衍生許多可靠度問題尚須解決。
本課程將講授電子封裝技術其各式結構設計與應用之演進，協助學員快速了解目前產業在相關技術之應用實務情況。同時，針對電子封裝之長時數可靠度疲勞壽命估算與失效機制分析進行完整介紹，期以方便學員快速學習重要實務，有效掌握目前先進電子封裝技術之發展趨勢與現況資訊。在製程方面將講授三維封裝及扇出型封裝之重要製程步驟及案例，並簡介光電封裝之相關應用，使學員對實際封裝製程及應用能有進一步了解。
課程目標
1.瞭解電子封裝結構設計之演進與應用。
2.瞭解三維封裝結構設計與力學可靠度分析。
3.瞭解目前先進封裝諸如扇出型封裝之設計與未來發展。
4.瞭解封裝技術之失效分析的重要性，培養學員處理實際工程問題的能力。
5.瞭解晶圓級先進封裝技術之製程步驟及檢測方法。
課程大綱
|
日期 |
課程大綱 |
|
112/8/17 (四)
|
電子封裝基本元件組成與結構設計之演進介紹 |
|
晶圓級封裝結構設計與應用 |
|
|
覆晶封裝結構設計與應用 |
|
|
112/8/18 (五)
|
3D-IC封裝結構之設計與應用 |
|
扇出型封裝結構之設計與應用 |
|
|
封裝可靠度壽命之估算法 |
|
|
封裝結構失效分析技術 |
|
|
112/8/19(六)
|
先進封裝製程簡介 |
|
3D-IC 封裝製程介紹與案例分享 |
|
|
扇出型封裝製程介紹與案例分享 |
|
|
光學封裝整合應用與案例分享 |
課程對象
1.電子封裝技術領域或從事半導體產業技術研發、製程相關人員
2.教師、學生、政府機構或有興趣進入半導體產業之相關領域等學員
講師簡介
李老師
l 學歷：國立清華大學動力機械工程學系博士
l 經歷：國立清華大學 教授、台積電 研發部 主任工程師實務經驗10年以上
l 專長：先進微系統構裝，3D IC系統整合與力學設計研究，奈微電子元件後段製程改善與可靠度研究，應變矽工程學，計算固體力學
張老師
l 學歷：國立清華大學動力機械工程學系博士
l 經歷：工業技術研究院 經理
l 專長：晶圓級先進封裝製程、低溫晶圓接合、晶圓暫時接合、光學封裝
課程費用
|
報名方案 |
費用 |
說明 |
|
課程原價 |
15,000元/人 |
|
|
早鳥優惠價 |
12,000元/人 |
10天前完成報名與繳費 |
|
2人相揪好康優惠 |
11,400元/人 |
兩位相揪結伴報名 (10天前) |
|
3人(含)以上好康優惠 |
10,800元/人 |
三位(含)學員結伴報名 (10天前) |
|
工研人/學生 |
10,800元/人 |
工研同仁或學生身分報名 |
開課資訊
- 課程日期：112年8月17日~8月19日 09:30~16:30，共18小時
- 課程地點：中科管理局工商行服務大樓4樓或9樓教室【台中市428大雅區中科路6號】
- 報名方式：採線上報名
- 證書授予：參加課程之學員研習期滿，出席率超過80%(含)以上，即可獲得工研院頒發的培訓證書。
- 課程洽詢：04-25604622彭小姐、04-25605409 吳小姐
- 注意事項：
- 為尊重講師之智慧財產權，恕無法提供課程講義電子檔。
- 請註明服務機關之完整抬頭，以利開立收據；未註明者，一律開立個人抬頭，恕不接受更換發票之要求。
- 為確保您的上課權益，報名後若未收到任何回覆，請來電洽詢方完成報名。
- 退費辦法：請以學員於開訓前退訓者，將依其申請退還所繳上課費用 90％，另於培訓期間若因個人因素無法繼續參與課程，將依上課未逾總時數 1/3，退還所繳上課費用之 50％，上課逾總時數 1/3，則不退費
相關課程
推薦課程
