::: FPGA 系統晶片設計工程師培訓班 (第4梯次)-工研院產業學習網 :::

課程代號：2323080053

【產業新尖兵補助】FPGA 系統晶片應用設計工程師培訓班(第4梯次)

本學程主要目的是讓要進入FPGA 系統晶片設計產業的學員能夠完成FPGA數位雛型系統設計專案，得以轉戰數位IC工程師。

課程型態/

實體課程

上課地址/

新竹

時數/

210 小時

起迄日期/

2023/11/06 ~ 2023/12/20

聯絡資訊/

黃文彥 03-5732901

活動取消

課程介紹

人工智慧(AI)與物聯網(IoT)爆炸式的成長，在AIOT與Edge Computing領域中愈來愈受重視的硬體加速電路，除了低功率消耗優勢之外，在處理速度更具優勢。 FPGA具有快速成品的優點，而且其內部邏輯可以被設計者反覆修改，從而改正程式中的錯誤，設計者在普通的FPGA上完成開發，然後將設計轉移到一個類似於特殊應用積體電路的晶片上。在一些技術更新比較快的行業，在大批次供貨前，必須迅速搶占市場，這時FPGA方便靈活的優勢就顯得很重要，幾乎是電子系統中的必要部件。

課程目標

學員能夠

瞭解FPGA的開發設計流程
使用FPGA設計工具及Verilog HDL語言，完成FPGA數位雛型系統設計專題。

受訓資格

大專以上電子、電機、資通訊、自動控制相關背景。

課程大綱

課程模組	課程名稱	單元	學科時數	術科時數
基礎課程	數位電子學 112/11/6-11/9	數位電子概論基本電子學數值表示法簡介組合性數位電路簡介正反器(Flip-Flop)記憶元件序向系統之簡介數位電子學基本數位實作 Lab1：基本邏輯閘認識與應用 Lab2：特殊邏輯閘的認識與應用 Lab3：編碼器與解碼器Lab4：多工器與解多工器Lab5：閂鎖器與正反器Lab6：計數器實作Lab7：移位暫存器Lab8：加法器與減法器實作	12	12
核心課程	FPGA系統設計入門112/11/10-11/15	FPGA 設計技術簡介及邏輯設計技術展望 FPGA 元件及架構介紹 FPGA設計流程開發工具 HDL硬體描述語言(Verilog)語法介紹 HDL 設計基本概念 HDL 描述組合邏輯(Combinatorial Logic)設計 HDL 描述序向邏輯(Sequential Logic)設計如何透過模擬及建立測試平台(testbench)來驗證設計 FPGA系統設計入門實作關鍵電路的設計實作 Lab1：FPGA 組合邏輯基本輸出入(開關、按鍵與LED電路) Lab2：FPGA序向邏輯基本輸出入(開關、按鍵與LED電路) Lab3：電路常用的計數器(Count), 及移位暫存器(shift register) Lab4：按鍵( Button)控制Lab5：閃爍LED控制Lab6：七段顯示器實作, 介紹多個七段顯示器的方法	12	12
	FPGA系統周邊IO 電路設計112/11/16-11/23	七段顯示器實作,結合計數器(Count)多個七段顯示器動態顯示的方法 PWM控制實作 PS/2鍵盤介面電路設計 RS232串列通訊介面實作 AC97數位語音與音訊編解碼器(audio cadec) 介面 I2C介面周邊記憶體EEPROM讀寫實作 SPI 介面周邊記憶體Flash讀寫實作 VGA 介面面 Motor control	18	22
	FPGA系統整合與系統除錯設計112/11/24-11/30	設計進階基本原則：包括面積和速度的平衡互換原則，硬體可實現原則和同步設計原則、和管線式(Pipeline)操作等技巧常用操作元件：包括FIFO、Ping-pong Buffer，串並轉換操作原廠提供的IP模組產生器使用介紹：包括片上的記憶體（SRAM、FIFO、ROM），時脈管理(DCM)和串列收發器（SERDES）等系統時脈(clock)，及重置(reset)處理及設計 FIFO、Ping-pong Buffer控制實 RS232串列通訊介面整合AC97 audio cadec、I2C介面周邊記憶體EEPROM、 SPI 介面周邊記憶體Flash 系統電路除錯ChipScope Pro工具介紹 Core Generator產生ILA、ICON core、ChipScope Pro Analyzer 的使用，實際用於此SoC系統Wavefrom產生及Debug	15	17
進階課程	SOPC系統產品應用開發技術實作112/12/1-12/12	FPGA SOPC可重構晶片嵌入式系統處理器系統概述、發展、特點 FPGA SOPC可重構晶片嵌入式系統的組成及設計思想 SOPC設計技術、流程、開發工具簡介 AMBA AXI-4匯流排介紹 MicroBlaze RISC處理器硬體架構、暫存器、記憶體管理、及事件處理(reset, interrupt, and execption) MicroBlaze處理器介面介紹 SOPC 設計流程及EDK，SDK工具新建工程、設計實現中工程中添加IP CORE、使用SDK添加應用軟體軟體驅動程式及硬體實現程式的編寫方法、使用SDK下載除錯實作 LAB：基於AXI-4 介面的嵌入式系統設計及LED, button控制實驗控制 LAB：串列埠UART IP結構和設計及串列埠輸出入控制(hello world) LAB：MicroBlaze AXI-4 周邊介面基本測試實驗 LAB：MicroBlaze AXI-4 DDR3記憶體控制器加入及memory測試實驗 LAB：MicroBlaze AXI-4計時/計數器IP加入及控制 LAB：MicroBlaze AXI-4中斷控制器IP加入及按鍵中斷控制 LAB：MicroBlaze AXI-4 SPI Flash IP加入及控制 LAB：MicroBlaze AXI-4添加用戶自己的IP CORE (PWM controller) 且編寫驅動程式控制 LAB：完整SOPC嵌入式系統中如何使用模擬器(simulator)做完整系統平台的驗證 LAB：完整SOPC嵌入式系統中如何使用 Chipscope做完整系統平台的真實系統的即時驗證	24	24
高階課程	FPGA數位雛型系統設計專題112/12/13-12/19	完成FPGA數位雛型系統設計專題，學員將具備 FPGA數位雛型系統設計實務所需理論、方法、技術及使用相關軟硬體工具之能力，設計實驗、執行實驗、分析數據及歸納結果的能力系統、模組、元件或製程之設計能力專題報告製作專題題目緣由與目的硬體架構與理論基礎硬體實現結果結論參考資料專題成果簡報	17	18
一般學科	求職技巧112/12/20	專題報告簡報技巧簡報演練就業媒合	3	4
時數小計			101	109
時數總計			210

備註：若因臨時突發事件或不可抗力之因素，主辦單位保有調整課程或更換講師之權利。

課程對象

年滿十五歲至二十九歲之本國籍待業青年（以課程開訓日計算）申請參加勞動部勞動力發展署產業新尖兵試辦計畫者。訓練期間不得具勞工保險(不含訓字保)、就業保險身分，或為營利事業登記負責人。
學歷：專科，大專以上電子、電機、資通訊、自動控制相關背景。

講師簡介

曾老師

電機碩士
資深數位IC設計工程師
專長：IC數位晶片設計、FPGA數位系統設計、RTL Verilog Coding、數位晶片硬體/軟體偕同設計架構規劃。

賴老師

現任：

工研院產業學院特聘講師、特聘研究
勞委會多元就業開發方案諮詢輔導委員
勞委會共通核心職能課程師資

學經歷：

交通大學傳播研究所碩士
經歷橫跨服務設計、品牌行銷、職能分析與教學研發等領域，曾經服務於工研院產業學院教學設計經理與企劃、奧美行銷顧問行銷經理、中時電子報行銷經理

開課資訊

主辦單位：財團法人工業技術研究院
課程名稱：FPGA 系統晶片設計工程師培訓班（第4梯次）
訓練領域：電子電機
課程時數：210小時
開訓日期：112 年 11 月 06 日（星期一）
結訓日期：112 年 12 月 20 日（星期三）
上課時間：週一~週五 9:00-17:00
訓練地點：新竹市東區光復路二段321號（教室以上課通知為主）
訓練費用：84,000元

『產業新尖兵計畫』參訓者，請至計畫網站（https://elite.taiwanjobs.gov.tw）報名。
青年參加本計畫課程，符合訓練單位錄訓資格後(亦須符合本計畫修正規定第6點)，可享本課程政府全額補助，但需先行繳交自行負擔之新台幣1萬元訓練費用予訓練單位，如後續經分署審核資格不符，同意自行負擔全部訓練費用。
依據失業青年職前訓練要點，培訓期間發給學習獎勵金（勞動力發展署發給每月最高 8,000元，學員請假時數合計不得達全期訓練時數10％）培訓期間享勞保（訓）。

報名日期：112 年 09 月 01 日～ 112 年 10 月 29 日
甄試日期：112 年 10 月 30 日
甄選方式：25名，最低開班人數為15人。
正式開訓前，辦理甄選錄訓作業，由本班訓練師負責甄選，採書面審查。

1.書面資料：學歷證明、修課紀錄

2.大專以上電子、電機、資通訊、自動控制相關背景

3.錄訓評分: 學歷背景佔60%、報名順序佔20%、繳交自行負擔之新台幣1萬元佔10%、書面資料完備度佔10%

4.依錄訓評分數依序錄訓。

5.開訓日前一週，以 Email、或電話通知報名者錄訓結果及報到應注意事項等
報名方式：

1. 申請參加產業新尖兵試辦計畫前，應登錄為「台灣就業通」會員(電子郵件將作為後續訊息發布通知重要管道，請務必確實填寫)，並完成「我喜歡做的事」職涯興趣探索測驗(https://exam1.taiwanjobs.gov.tw/Interest/Index)。

2. 確認資格：於產業新尖兵試辦計畫專區下載或列印｢報名及參訓資格切結書｣，閱覽切結書及相關須知，後加以簽名或蓋章，並交予訓練單位（https://elite.taiwanjobs.gov.tw/）。

3. 繳交身分證影本。

4. 與課程訓練單位簽訂訓練契約。

5. 取得課程訓練單位錄訓資格後，可享本課程全額免費參訓，培訓期間依據失業青年職前訓練要點發給學習獎勵金（勞動力發展署發給每月最高 8,000 元），培訓期間享勞保（訓）。(亦須符合本計畫修正規定第6點)

6. 線上報名：https://college.itri.org.tw/Home/LessonData?PosterGUID=607C15D4-7E92-4C06-887D-43624A2930E6
7. 電子郵件報名： TristaHuang@itri.org.tw

課程洽詢：03-5732901 黃小姐

注意事項

為尊重講師之智慧財產權，恕無法提供課程講義電子檔。
課程3天前，學員將收到【E-mail上課通知】，敬請留意信件。
如需取消報名，請於開課前三日以書面傳真至主辦單位並電話確認。

就業輔導

預計邀請有FPGA職缺之國內用人機構進行案例分享及職缺說明座談，與學員交流互動，促進後續潛在媒合機會。
邀請業師講授求職技巧與製作求職簡報
不定期轉發相關職缺資訊

請假規定及課程評量

一、請假規定

學員於受訓期間需依規定辦理請假，未依規定辦理請假時，均以曠課論。
請假單位以 0.25 小時計算，未滿 0.25 小時則以 0.25 小時計算，填寫方式如下：
(1) 9 點上課，9:13 到，請假時數 0.25 小時；9:25 到，請假時數 0.5小時
(2) 起迄時間請以 24 小時制填寫，例如：下午 2 時請寫 14 時。
(3) 假別可分為病假、事假、生理假、喪假、曠課等，請依個人狀況自行判定
依據失業青年職前訓練要點，培訓期間發給學習獎勵金（勞動力發展署發給每月最高 8,000 元，學員請假時數合計不得達全期訓練時數 10％）
學員不得有冒名上課或代簽到(退)之情形。請假除緊急狀況外均應事先填妥請假卡，經培訓單位核准後，由培訓單位登錄於系統。

二、課程評量
課程出席率達 80% 以上，並完成專題製作，由工業技術研究院核發培訓證書。

補助費用

青年參加指定訓練課程，由勞動部勞動力發展署所屬分署依訓練單位辦理訓練收費標準，每人最高以補助 10 萬元為上限。培訓期間依據失業青年職前訓練要點發給學習獎勵金（勞動力發展署發給每月最高 8,000 元，請假時數合計不得達全期訓練時數10 ％）。(亦須符合本計畫修正規定第6點)
青年報名本計畫指定訓練課程，由勞動部勞動力發展署所屬分署依訓練單位辦理訓練收費標準，先行墊付訓練費用，如後續經審核資格不符，由青年自行負擔相關訓練費用。
「產業新尖兵計畫」參訓學員，開班後取消或中途退訓，所繳1萬元自付額不予退還。

青年出席時數應達總課程時數三分之二以上及取得結訓證書，且符合下列情形之一，應至台灣就業通本計畫專區申請自付額之補助，並經分署審查通過者，由分署直接將自付額補助撥入青年個人金融帳戶：
(1) 結訓日次日起九十日內，已依法參加就業保險，且於結訓日次日起一百二十日內，上傳國內金融機構存摺封面影本等文件至台灣就業通本計畫專區。
(2) 因服兵役致未能參加就業保險，應於結訓日次日起一百二十日內，上傳兵役徵集通知等證明文件，申請自退役日次日起計算依法參加就業保險之期日，且於退役日次日起一百二十日內，上傳國內金融機構存摺封面影本等文件至台灣就業通本計畫專區。
(3) 青年有下列情形之一者，不予補助自付額：
* 未依第二項所定之期限提出申請。
* 應檢附之文件不全，經分署通知限期補正，屆期未補正。

其他重要注意事項

以參訓一班次為限，且參訓時數應達總課程時數三分之二以上。
青年參加勞動部勞動力發展署與所屬各分署及各直轄市、縣(市)政府依失業者職業訓練實施基準辦理之職前訓練，於結訓後180日內者，不得參加本計畫。
產業新尖兵試辦計畫https://www.wda.gov.tw/News_Content.aspx?n=85E1E406503C665B&sms=4AB77FB5C324175E&s=283D8CE0F646545C
工研院培訓證書：課程出席率達 80% 以上，並完成專題製作，將由工業技術研究院核發培訓證書並提供完訓學員名單予廠商，協助就業媒合。
離訓規則：訓練期間，若因個人因素或找到工作需要辦理離訓手續，請於離訓前5日，向訓練單位提出，並寄電郵告知訓練單位與竹分署之承辦人，以利處理離訓作業。

工研院產業學習網

【產業新尖兵補助】FPGA 系統晶片應用設計工程師培訓班(第4梯次)

相關課程

推薦課程

相關文章