工研院產業學習網

　　FPGA是一種可編程的數位邏輯晶片，屬於ASIC領域中一種半定製電路，FPGA的發展不但解決了定製電路不足，並且能夠克服可編程器電路數有限的問題，再加上FPGA自身具有的設計周期短、開發成本低和設計靈活等特點，使得FPGA的開發越來越流行，為進入IC設計必經學習之路。

　　本課程帶領學員理解Verilog的實作方法，以及廣泛利用實例引領學員利用FPGA來實作Verilog程式。本課程將會從Verilog程式語言之基礎開始，引領學員熟悉Verilog的各種語法，包含Combinational Circuits、Sequential Circuits、Finite State Machine、以及進階的Verilog語言之編寫方式，帶領學員使用正確的觀念，來撰寫Verilog程式，並將程式實作於Xilinx FPGA開發板上。本課程重視基礎與實作之結合，在課程中除了引領學員們理解硬體程式設計之流程概念外，各個課題亦包含FPGA之實作訓練。在課程的最後，將帶領學員們使用FPGA結合自走車，利用紅外線和超音波等感測裝置，進行FPGA小車於賽道上之循跡及避障任務。

　　1.帶領學員們學習Verilog之基礎知識

　　2.指導學員們熟悉正確之Verilog撰寫觀念及技巧

　　3.說明FPGA以及硬體設計流程：從架構發想到實體設計

　　4.指導學員們熟悉將Verilog實作至FPGA之流程

　　5.帶領學員們進行Verilog與FPGA之各項實作訓練，最終完成FPGA自走小車之實作

　　6.提升學員之數位邏輯的思維、並行設計的理念、資源的合理利用、及系統與模組設計能力

　　1.徹底掌握，除了強調Verilog之語法撰寫，亦將說明各種不同語法於實際合成電路時之差異

　　2.手把手實戰，本課程包含各項FPGA之實作訓練。

　　3.學員手把手實作FPGA自走小車，有機會將作品實際驗證於循跡及避障任務上。

　　1.有意從事PLD、CPLD、FPGA、IC相關研發工作者。

　　2.資訊、資工、資管、電子、電機等相關科系畢業生。

　　3.熟悉邏輯設計及計算機架構者佳。

　　1.具備基本之邏輯設計觀念 (例如理解AND、OR、INV之差異)

　　2.具備基本之程式設計觀念

　　3.具備基本之Windows系統使用，以及瀏覽器使用之觀念

第一天

第二天

第三天

★主辦單位保留調整課程內容、行程與講師之權利

李濬屹博士

【學歷】

　　美國普林斯頓大學電機工程博士

　　國立台灣大學電子工程學研究所碩士

　　國立台灣大學電機工程學系學士

【經歷】

　　國立清華大學資訊工程學系副教授 (2019~now)

　　國立清華大學資訊工程學系助理教授 (2015~2019)

　　矽谷美商甲骨文 (Oracle Corporation) 資深硬體設計工程師 (2012~2015)

【專業領域】:

　　智慧型機器人

　　深度增強式學習

　　電腦視覺

　　平行程式與系統設計

　　多核心處理器系統設計

舉辦地點/方式: 
       本課程將以實體課為主，後續將視中央疫情規定，配合動態調整授課方式，或改為線上直播方式辦理。
       若為實體課，將於新竹訓練中心舉辦。
       若為線上直播，將採用Cisco Webex，確定開課前一周用Email寄送上課通知、講義、Webex Meetings連結網址及Webex與會者操作手冊，屆時請詳閱。依上課通知，於課程前30分鐘，與學員進行連線測試，確認: 署名，操作，及喇叭、麥克風、視訊等裝置設定。

     實際上課地點/方式，請依上課通知為準!

　　1.舉辦日期： 2023/10/16、10/23、10/30，09:00~16:00，共3天，共計18小時

　　2.報名截止日期：2023/10/04

　　3.課程費用：(含稅、教具FPGA自走車之租用維修、講義、午餐)

若自有設備: 酌減教具租借費用: $2,000元，請於報名之備註欄註明，將於後台更改。(請務必先確認自備教具是正確的)

　　1.為確保您的上課權益，報名後若未收到任何回覆，敬請來電洽詢。

　　2.若原報名者因故不克參加，但欲更換他人參加，敬請於開課前二日通知。

　　3.本課程具實作性質，請學員自帶筆電。

　　4.出席率達80%以上，將可取得產業學院之培訓證書。

　　5.尊重老師之智慧財產權，授課時請勿錄影錄音。

　　6.視疫情狀況，本課程保留實體授課或線上授課之權利。